中華民國專利公報 [19] [12]

[11]公告編號: 506067

10月11日 91年 (2002) [44]中華民國

發明

全48頁

[51] Int.Cl 07: H01L21/763

稱:半導體裝置及終端裝置 [54]名

[22]申請日期:中華民國 90年 (2001) 07月31日 [21]申請案號: 090118581

[30]優 先 權: [31]2000-262445 [32]2000/08/31 [33]日本

[72]發明人:

前田茂伸

日本

[71]申請人:

三菱電機股份有限公司

日本

[74]代理人: 賴經臣 先生

[57]申請專利範圍:

1.一種半導體裝置,其包含有: N個碼生成部,係以一對一之方式對 應 N(1 ≤ N)個半導體基板而形成, 且於各個所對應之半導體基板上生 成固有的辨識碼;以及 N個記憶體,係以一對一之方式對應 上述 N 個辨識碼而形成,用以記憶 與每一對應之辨識碼一致的碼以作 為記憶碼,且形成在與每一對應之 半導體基板不同的另一半導體基板 F •

- 2.如申請專利範圍第1項之半導體裝 置,其中,上述N個記憶體之每個 具備記憶上述記憶碼之 OTPROM。
- 3.如申請專利範圍第1項之半導體裝 置,其中,上述N個碼生成部之各 個具備,半導體元件;以及 編碼電路,根據上述半導體元件的 電性特性之不均等而使值變化,藉 以變換上述半導體元件的電性特性

- 為數位形式的信號,而生成、輸出 上述辨識碼。
- 4.如申請專利範圍第3項之半導體裝 置,其中,上述半導體元件為多晶 體,上述半導體元件的上述電性特 性的不均等,係來自於上述多晶體 的結晶構造的不均等。
- 5.如申請專利範圍第1項之半導體裝 置,其中,上述N個碼生成部之每 個具備記憶上述辨識碼之 OTPROM •
- 6.如申請專利範圍第1項之半導體裝 置,其又具備 N 個比較電路,係以 一對一之方式對應上述 N 個辨識碼 而形成,用以比較每一對應之辨識 15. 碼與對應之記憶碼,判定此等雙方 是否一致,且輸出表現該結果的判 定信號者。
- 7.如申請專利範圍第6項之半導體裝 20. 置,其中,上述 N 個比較電路之各

5.

10.

3

個係形成在與作為比較對象之辨識 碼對應的上述半導體基板上。

8.如申請專利範圍第7項之半導體裝置,其又具備N個鍵生成部、N個密碼化電路以及N個解碼電路,此等電路係以一對一之方式對應上述N個辨識碼而形成;上述N個鍵生成部之各個、上述N個密碼化電路之各個以及上述N個解碼電路之各個,係形成在對應於對應之辨識碼的上述半導體基板上;而且

上述 N 個鍵生成部之各個,係在對應之上述半導體基板上生成密碼化用的固有鍵;

上述 N 個密碼化電路之各個,係按 照對應之鍵將對應之半導體基板上 形成之上述碼生成部所生成的上述 辨識碼予以密碼化,且以被密碼化 之形式傳遞至對應的上述記憶體; 上述 N 個記憶體之各個,係記憶對 應之密碼化電路輸出之已為密碼化 形式之上述辨識碼,以作為已被密

上述 N 個解碼電路之各個,係按照 對應之鍵將對應之記憶體記憶之已 密碼化的上述記憶碼予以解碼;以 及

碼化形式之上述記憶碼;

上述 N 個比較電路之各個,係比較 對應之編碼電路所生成的上述辨識 碼,與對應之解碼電路所生成的已 解碼的上述記憶碼。

- 9.如申請專利範圍第8項之半導體裝置,其中,上述N個鍵生成部之各個具備,另外的半導體元件;以及編碼電路,根據上述半導體元件的電性特性的不均等而使值變化,藉以變換上述另外的半導體元件的電性特性為另外的數位形式的信號,而生成、輸出上並鍵。
- 10.如申請專利範圍第6項之半導體裝

4

- 置,其又具備指定電路,係包括依賴分別對應於上述 N 個辨識碼的上述 N 個判定信號,而形成選擇性地動作或非動作的電路部分。
- 5. 11.如申請專利範圍第10項之半導體裝置,其中,上述指定電路係與對應之比較電路一起形成於上述N個半導體基板中一個基板上。
- 12.一種終端裝置,其係具備申請專利 10. 範圍第10或11項之半導體裝置, 上述指定電路係為在與外部之間進 行信號的發送以及接收的通信電 路,當上述N個判定信號顯示上述N 個辨識碼中至少一碼與對應之記憶 或接收中至少一方之動作。
 - 13.一種終端裝置,其係具備申請專利 範圍第6至9項中任一項之半導體裝 置,以及在與外部之間進行信號之 發送及接收的通信電路,
- 20. 發送及接收的通信電路, 上述通信電路係將上述N個判定信 號作為上述信號的一部分發送至上 述外部。
- 14.一種終端裝置,其係具備申請專利 25. 範圍第1至5項中任一項之半導體裝置,以及在與外部之間進行信號的 發送及接收的通信電路,

上述通信電路係將上述 N 個辨識碼 與上述 N 個記憶碼作為上述信號的 一部分發送至上述外部。

- 15.如申請專利範圍第 14 項之終端裝置,其中,上述個數 N 係為 1, 上述 N 個碼生成部與上述通信電路 係組入本體部內,
- 35. 上述 N 個記憶體係組入可自由拆裝 於上述本體部的輔助部內。

圖式簡單說明:

圖1為顯示本發明之實施形態1之 半導體裝置之結構的方塊圖。

40. 圖2為顯示圖1之碼生成部之內部

30.

結構的方塊圖。

圖3為顯示圖2之半導體元件的俯 視圖。

圖4為沿著圖3中之半導體元件的 A-A 剖切線所作的剖面圖。

圖5為顯示圖2之半導體元件的俯 視圖。

圖6為顯示圖2之半導體元件的特 性的曲線圖。

圖7為顯示圖1之碼生成部的另外 一例的方塊圖。

圖 8 為圖 1 之記憶體的方塊圖。 圖 9 為實施形態 1 之終端裝置的結 構的方塊圖。

圖 10 為圖 9 之通信電路的方塊圖。

圖 11 為使用至圖 9 之終端裝置為 止的操作步驟的流程圖。

圖 12 為實施形態 1 之通信系統的 方塊圖。

圖 13 為實施形態 2 之半導體裝置 的方塊圖。

圖 14 為實施形態 2 之終端裝置的 方塊圖。

圖15為使用至圖13之終端裝置為 止的操作步驟的流程圖。

圖 16 為實施形態 3 之終端裝置的方塊圖。

圖17為使用圖16之終端裝置的通 信方法的流程圖。

圖 18 為實施形態 3 之終端裝置的 另一例的方塊圖。

圖19為使用圖18之終端裝置的通信方法的流程圖。

圖 20 為實施形態 4 之終端裝置的 方塊圖。

圖21為使用圖20之終端裝置的通 信方法的流程圖。

圖 22 為實施形態 4 之終端裝置的 另一例的方塊圖。 圖23為使用圖22之終端裝置的通信方法的流程圖。

圖 24 為實施形態 5 之半導體裝置 的方塊圖。

5. 圖 25 為圖 24 之鍵生成部的方塊 ... 圖。

> 圖26為圖24之鍵生成部的另一例 的方塊圖。

圖27為使用至組入圖24之半導體 10. 裝置之終端裝置為止的操作步驟的流 程圖。

> 圖 28 為實施形態 5 之半導體裝置 的另一例的方塊圖。

圖29為使用至組入圖28之半導體 15. 裝置之終端裝置為止的操作步驟的流 程圖。

圖30為實施形態6之半導體裝置的方塊圖。

圖 31 為實施形態 7 之終端裝置的 20. 方塊圖。

圖 32 為實施形態 7 之終端裝置的 另一例的方塊圖。

圖 33 為實施形態 8 之終端裝置的方塊圖。

25. 圖34為使用至圖33之終端裝置為 止的操作步驟的流程圖。

圖 35 為圖 34 之步驟 S509 的流程 圖。

圖 36 為圖 34 之步驟 S509 的流程 30. 圖。

> 圖 37 為實施形態 9 之終端裝置的 方塊圖。

> 圖38為使用至圖37之終端裝置為 止的操作步驟的流程圖。

35. 圖 39 為圖 38 之步驟 S709 的流程 圖。

> 圖 40 為圖 38 之步驟 S709 的流程 圖。

圖 41 為圖 38 之步驟 S709 的另一 40. 例的流程圖。 5.

圖 42 為圖 41 之步驟 S742 的流程

圖54為顯示與圖53對比之動作的 說明圖。

8

圖。 圖43 為圖41 之步驟 S742 的流程 圖。

圖 44 為圖 38 之步驟 S709 的另一 例的流程圖。

圖 45 為圖 38 之步驟 S709 的另一 例的流程圖。

圖 46 為實施形態 9 之終端裝置的 另一例的方塊圖。

圖47為實施形態10之通信方法的 說明圖。

圖48為實施形態10之終端裝置的 方塊圖。

圖49為實施形態10之終端裝置的 另一例的方塊圖。

圖 50 為圖 49 之鍵生成部的方塊 圖。

圖51為圖49之終端裝置的鍵生成部的流程圖。

圖52為實施形態10之終端裝置的 另一例的方塊圖。

圖53為圖52之終端裝置的動作說 明圖。 圖55為實施形態10之通信方法的 另一例的說明圖。

另一例的說明圖。 圖56為實施形態11之通信方法的

說明圖。 圖57為實施形態12之半導體元件 的電路圖。

圖58為圖57之半導體元件的動作 10. 說明圖。

> 圖59為實施形態12之半導體裝置 的方塊圖。

> 圖60為圖59之編碼電路的一部分 的電路圖。

15. 圖61為實施形態12之半導體元件的另一例的電路圖。

圖62為實施形態12之半導體元件 的再一例的電路圖。

圖63為實施形態12之半導體元件 20. 的比較電路的方塊圖。

> 圖 64 為習知之通信系統的處理的 說明圖。

> > 圖 65 為習知通信終端的方塊圖。




圖 1








圖 2



















圖 9














圖 15






圖 16








圖 18




圖 20





圖 21



810

圖 22




圖 23





圖 24








圖 27








圖 30




圖 31




圖 32





圖 33






圖 35






圖 36



670

圖 37






圖 39




圖 40




圖 41

5742




圖 42




圖 43




圖 44




圖 45




圖 46




圖 47




圖 48






圖 49








圖 51




圖 53




圖 54





圖 55



遠距離 通信部

圖 56




圖 57

	BL1	BL2	BL3	BL4
WL1	1	1	0	0
WL2	1	0	1	0
WL3	0	0	0	1
WL4	0	1	0	0

圖 58




圖 59








圖 60












圖 65